情報科学部 情報知能学科 システムアーキテクチャ研究室

組み込み市場では、運用コストやセキュリティー、リアルタイム性などの問題から、エッジ（端末側）で単独処理できる「エッジAI」が期待されています。各種の端末自体にAIを搭載すれば、その場で複雑な処理を行えるようになります。その実現方法であるFPGAによるエッジAIは根強いニーズがありながら、高価格FPGAデバイスが必要、FPGA専用のネットワークで学習しないとうまく実装できない、量子化による精度劣化という問題点がありました。
画像認識技術は、顔認証、監視などのセキュリティー分野、医療現場での画像診断や工場における不良品は判定や故障予兆など、様々な場面で用いられ始めています。我々は、これらの画像認識に注目し、エッジデバイス(MPSoC)への実装にチャレンジしています。
具体的には、パフォーマンスの8～9割を占める処理をFPGAで実装（アクセラレータ）でし、他の処理は、MPSoC内蔵のCPUで実行します。CPUで実行する処理は、推論部分のみを切り出し、C言語の標準ライブラリのみで作成しています。また、アクセラレータの機能を、推論部分の一部とすることで、高価なFPGAは必要ありません。さらに、アクセラレータを有効に使えるように、CPUとFPGAが協調動作するアルゴリズムに変更しているため、推論処理を高速に実行できます。
我々は、「エッジAI」の実現を目指し、日々研究しています。